其他答案1：

板上芯片（ChipOnBoard,COB)工藝過程首先是在基底表面用導(dǎo)熱環(huán)氧樹脂(一般用摻銀顆粒的環(huán)氧樹脂)覆蓋硅片安放點(diǎn)，然后將硅片直接安放在基底表面，熱處理至硅片牢固地固定在基底為止，隨后再用絲焊的方法在硅片和基底之間直接建立電氣連接 。
裸芯片技術(shù)主要有兩種形式：一種是COB技術(shù)，另一種是倒裝片技術(shù)（FlipChip）。板上芯片封裝（COB），半導(dǎo)體芯片交接貼裝在印刷線路板上，芯片與基板的電氣連接用引線縫合方法實(shí)現(xiàn)，芯片與基板的電氣連接用引線縫合方法實(shí)現(xiàn)，并用樹脂覆蓋以確保可靠性。雖然COB是最簡(jiǎn)單的裸芯片貼裝技術(shù)，但它的封裝密度遠(yuǎn)不如TAB和倒片焊技術(shù) 。 （1）熱壓焊
利用加熱和加壓力使金屬絲與焊區(qū)壓焊在一起。其原理是通過加熱和加壓力，使焊區(qū)（如AI）發(fā)生塑性形變同時(shí)破壞壓焊界面上的氧化層，從而使原子間產(chǎn)生吸引力達(dá)到“鍵合”的目的，此外，兩金屬界面不平整加熱加壓時(shí)可使上下的金屬相互鑲嵌。此技術(shù)一般用為玻璃板上芯片COG 。
（2）超聲焊
超聲焊是利用超聲波發(fā)生器產(chǎn)生的能量，通過換能器在超高頻的磁場(chǎng)感應(yīng)下，迅速伸縮產(chǎn)生彈性振動(dòng)，使劈刀相應(yīng)振動(dòng)，同時(shí)在劈刀上施加一定的壓力，于是劈刀在這兩種力的共同作用下，帶動(dòng)AI絲在被焊區(qū)的金屬化層如（AI膜）表面迅速摩擦，使AI絲和AI膜表面產(chǎn)生塑性變形，這種形變也破壞了AI層界面的氧化層，使兩個(gè)純凈的金屬表面緊密接觸達(dá)到原子間的結(jié)合，從而形成焊接。主要焊接材料為鋁線焊頭，一般為楔形 。
（3）金絲焊
球焊在引線鍵合中是最具代表性的焊接技術(shù)，因?yàn)楝F(xiàn)在的半導(dǎo)體封裝二、三極管封裝都采用AU線球焊。而且它操作方便、靈活、焊點(diǎn)牢固（直徑為25UM的AU絲的焊接強(qiáng)度一般為0.07～0.09N/點(diǎn)），又無方向性，焊接速度可高達(dá)15點(diǎn)/秒以上。金絲焊也叫熱（壓）（超）聲焊主要鍵合材料為金（AU）線焊頭為球形故為球焊 。
COB封裝流程
第一步：擴(kuò)晶。采用擴(kuò)張機(jī)將廠商提供的整張LED晶片薄膜均勻擴(kuò)張，使附著在薄膜表面緊密排列的LED晶粒拉開，便于刺晶。第二步：背膠。將擴(kuò)好晶的擴(kuò)晶環(huán)放在已刮好銀漿層的背膠機(jī)面上，背上銀漿。點(diǎn)銀漿。適用于散裝LED芯片。采用點(diǎn)膠機(jī)將適量的銀漿點(diǎn)在PCB印刷線路板上。第三步：將備好銀漿的擴(kuò)晶環(huán)放入刺晶架中，由操作員在顯微鏡下將LED晶片用刺晶筆刺在PCB印刷線路板上。第四步：將刺好晶的PCB印刷線路板放入熱循環(huán)烘箱中恒溫靜置一段時(shí)間，待銀漿固化后取出(不可久置，不然LED芯片鍍層會(huì)烤黃，即氧化，給邦定造成困難)。如果有LED芯片邦定，則需要以上幾個(gè)步驟；如果只有IC芯片邦定則取消以上步驟。第五步：粘芯片。用點(diǎn)膠機(jī)在PCB印刷線路板的IC位置上適量的紅膠(或黑膠)，再用防靜電設(shè)備(真空吸筆或子)將IC裸片正確放在紅膠或黑膠上。第六步：烘干。將粘好裸片放入熱循環(huán)烘箱中放在大平面加熱板上恒溫靜置一段時(shí)間，也可以自然固化(時(shí)間較長(zhǎng))。第七步：邦定(打線)。采用鋁絲焊線機(jī)將晶片(LED晶粒或IC芯片)與PCB板上對(duì)應(yīng)的焊盤鋁絲進(jìn)行橋接，即COB的內(nèi)引線焊接。第八步：前測(cè)。使用專用檢測(cè)工具(按不同用途的COB有不同的設(shè)備，簡(jiǎn)單的就是高精密度穩(wěn)壓電源)檢測(cè)COB板，將不合格的板子重新返修。第九步：點(diǎn)膠。采用點(diǎn)膠機(jī)將調(diào)配好的AB膠適量地點(diǎn)到邦定好的LED晶粒上，IC則用黑膠封裝，然后根據(jù)客戶要求進(jìn)行外觀封裝。第十步：固化。將封好膠的PCB印刷線路板放入熱循環(huán)烘箱中恒溫靜置，根據(jù)要求可設(shè)定不同的烘干時(shí)間。第十一步：后測(cè)。將封裝好的PCB印刷線路板再用專用的檢測(cè)工具進(jìn)行電氣性能測(cè)試，區(qū)分好壞優(yōu)劣 。
與其它封裝技術(shù)相比，COB技術(shù)價(jià)格低廉（僅為同芯片的1/3左右）、節(jié)約空間、工藝成熟。但任何新技術(shù)在剛出現(xiàn)時(shí)都不可能十全十美，COB技術(shù)也存在著需要另配焊接機(jī)及封裝機(jī)、有時(shí)速度跟不上以及PCB貼片對(duì)環(huán)境要求更為嚴(yán)格和無法維修等缺點(diǎn) 。
某些板上芯片(CoB)的布局可以改善IC信號(hào)性能，因?yàn)樗鼈內(nèi)サ袅舜蟛糠只蛉糠庋b，也就是去掉了大部分或全部寄生器件。然而，伴隨著這些技術(shù)，可能存在一些性能問題。在所有這些設(shè)計(jì)中，由于有引線框架片或BGA標(biāo)志，襯底可能不會(huì)很好地連接到VCC或地。可能存在的問題包括熱膨脹系數(shù)(CTE)問題以及不良的襯底連接 。 30多年前，“倒裝芯片”問世。當(dāng)時(shí)為其冠名為“C4”，即“可控熔塌芯片互連”技術(shù)。該技術(shù)首先采用銅，然后在芯片與基板之間制作高鉛焊球。銅或高鉛焊球與基板之間的連接通過易熔焊料來實(shí)現(xiàn)。此后不久出現(xiàn)了適用于汽車市場(chǎng)的“封帽上的柔性材料(FOC)”；還有人采用Sn封帽，即蒸發(fā)擴(kuò)展易熔面或E3工藝對(duì)C4工藝做了進(jìn)一步的改進(jìn)。C4工藝盡管實(shí)現(xiàn)起來比較昂貴(包括許可證費(fèi)用與設(shè)備的費(fèi)用等)，但它還是為封裝技術(shù)提供了許多性能與成本優(yōu)勢(shì)。與引線鍵合工藝不同的是，倒裝芯片可以批量完成，因此還是比較劃算 。
由于新型封裝技術(shù)和工藝不斷以驚人的速度涌現(xiàn)，因此完成具有數(shù)千個(gè)凸點(diǎn)的芯片設(shè)計(jì)目前已不存在大的技術(shù)障礙小封裝技術(shù)工程師可以運(yùn)用新型模擬軟件輕易地完成各種電、熱、機(jī)械與數(shù)學(xué)模擬。此外，以前一些世界知名公司專為內(nèi)部使用而設(shè)計(jì)的專用工具目前已得到廣泛應(yīng)用。為此設(shè)計(jì)人員完全可以利用這些新工具和新工藝最大限度地提高設(shè)計(jì)性，最大限度地縮短面市的時(shí)間 。
無論人們對(duì)此抱何種態(tài)度，倒裝芯片已經(jīng)開始了一場(chǎng)工藝和封裝技術(shù)革命，而且由于新材料和新工具的不斷涌現(xiàn)使倒裝芯片技術(shù)經(jīng)過這么多年的發(fā)展以后仍能處于不斷的變革之中。為了滿足組裝工藝和芯片設(shè)計(jì)不斷變化的需求，基片技術(shù)領(lǐng)域正在開發(fā)新的基板技術(shù)，模擬和設(shè)計(jì)軟件也不斷更新升級(jí)。因此，如何平衡用最新技術(shù)設(shè)計(jì)產(chǎn)品的愿望與以何種適當(dāng)款式投放產(chǎn)品之間的矛盾就成為一項(xiàng)必須面對(duì)的重大挑戰(zhàn)。由于受互連網(wǎng)帶寬不斷變化以及下面列舉的一些其它因素的影響，許多設(shè)計(jì)人員和公司不得不轉(zhuǎn)向倒裝芯片技術(shù) 。
其它因素包括：
①減小信號(hào)電感——40Gbps(與基板的設(shè)計(jì)有關(guān))；②降低電源/接地電感；③提高信號(hào)的完整性；④最佳的熱、電性能和最高的可靠性；⑤減少封裝的引腳數(shù)量；⑥超出引線鍵合能力，外圍或整個(gè)面陣設(shè)計(jì)的高凸點(diǎn)數(shù)量；⑦當(dāng)節(jié)距接近200μm設(shè)計(jì)時(shí)允許；S片縮小(受焊點(diǎn)限制的芯片)；⑧允許BOAC設(shè)計(jì)，即在有源電路上進(jìn)行凸點(diǎn)設(shè)計(jì) 。